Logika integrovaných obvodov

Logika integrovaných obvodov :

Postupom času, boli objavované nové a nové technológie, ktoré mali vplyv na stavbu   a vnútornú štruktúru logických obvodov.  Na stavbu logických obvodov boli použité najskôr polovodičové diódy v kombinácií s pasivnými prvkami (odpory, kondenzátory), potom bipolárne, neskôr unipolárne tranzistory.

 

Diódová logik (DL) :

Využíva spínacie vlastnosti polovodičovej diódy. V priepustnom smere je dióda vodivá  a predstavuje malý odpor (pozri voltampérovú charakteristiku diódy), v nepriepustnom smere predstavuje dióda veľký odpor, čo sa využíva pri spínaní dvojstavového signálu. DL logika bola jednou z prvých používaných na výrobu logických obvodov.

            Realizácia hradla AND a hradla  OR pomocou diód

Hradlo AND :

  • na výstupe Y bude logická jednotka (oproti výstupu GND) len vtedy, ak budú obe diódy uzavreté, t.j. ak budú na obidvoch vstupoch A a B logické jednotky.
  • ak na niektorý vstupe A alebo B sa privedie logická nula, dióda sa stane vodivá, čo sa premietne na výstupe Y ako logická nula

Hradlo OR :

  • ak sa aspoň na jeden vstup privedie logická jednotka (oproti výstupu GND), príslušná dióda sa otvorí a na výstup sa privedie úroveň logickej jednotky (oproti výstupu GND)
  • ak obidva vstupy A aj B ostanú nepripojené alebo sa na ne privedie logická nula, diódy ostanú uzavreté a na výstupe ostane úroveň logickej jednotky

Realizácia diódovej logiky je jednoduchá a lacná. Potrebuje pomerne malý príkon. Rýchlosť spínania závisí od rýchlosti spínania použitých diód. Má pomerne malý logický zisk.

Nevýhodou je aj nerealizovateľnosť logickej negácie. Táto logika sa kombinovala s releovou logikou. Relé sa používalo ako negátor.

Diódovo tranzistorová logika (DTL) :

Táto logika vychádza zo zapojenia diódovej logiky a je tvorená diódami na vstupe a tranzistorom na výstupe. Tranzistor v DTL logike zabezpečuje úlohu invertora.

Dvojvstupové hradlo NAND.

Prepólovaním diód sa zmení funkcia súčinu NAND na súčet NOR.

DTL logika vykazuje dobrú odolnosť voči rušeniu a pomerne vysokú spínaciu rýchlosť. Výhodou je aj jednoduchosť štruktúry. Pre použité diódy sú zvýšené požiadavky na spínacie vlastnosti.

 

Tranzistorová logika (TTL  – tranzistor tranzistor logic) :

Ide o čisto tranzistorovú verziu štruktúry logických obvodov. V integrovanom prevedení sú aktívne prvky (tranzistory) aj pasívne prvky (odpory) vyrábané rovnakou technológiou. Táto logika je v súčasnosti napoužívanejšou a najrozšírenejšou v oblasti bipolárnych integrovaných štruktúr. Na vstupe aj na výstupe je použitý bipolárny tranzistor.

Dvojvstupové hradlo NAND.

 

 

Štruktúra logických obvodov

Štruktúra logických obvodov :

Logické obvody z hľadiska vnútornej štruktúry (zapojenia) môžu byť realizované buď z diskrétnych prvkov (tranzistorov, diód, odporov, kondenzátorov) alebo ako integrované logické obvody. Tieto môžu byť ako hybridné v kompaktnom prevedení na keramickej doštičke realizované s čípov aktívnych súčiastok a vrstvových pasívnych súčiastok, alebo v prevedení ako monolitické, kde aktívne a pasívne prvky sú realizované na jednej kremíkovej doštičke. V súčasnosti sú najpoužívanejšie monolitické obvody realizované unipolárnou alebo bipolárnou technológiou.

Podľa množstva prvkov umiestnených (integrovaných) na jednej polovodičovej  doštičke rozdeľujeme logické integrované obvody do niekoľkých skupín. Jednotkou (mierou) stupňa integrácie je tzv. ekvivalentný logický člen.  Vychádza sa z predpokladu, že všetky bežné číslicové IO možno realizovať z určitého počtu dvojvstupových logických členov. Stupeň integrácie logických obvodov je potom následovný :

  • malý     – SSI ( Small Scale Integration ),
    • menej ako 15 ekvivalentných logických členov,
  • stredný – MSI ( Medium Scale Integration )
    • 15 až 100 ekvivalentných členov,
  • veľký    – LSI ( Large Scale Integration )
    • niekoľko 100 ekvivalentných členov,
  • zvlášť veľký – ELSI ( Extra Large Scale Integration )
    • niekoľko 1000 ekvivalentných členov.

Technológie výroby IO

V súčasnosti vyrábané logické obvody a ich hradlá sú zostavené s tranzistorov, ktorých je na jednej polovodičovej doštičke integrovaných niekoľko.

K dosiahnutiu veľkej hustoty integrácie hradiel, ktorá je priamo úmerná a viazaná s potrebou čo najmenšieho príkonu, ceny a veľkej rýchlosti sú integrované obvody realizované v súčasnosti jednou s unipolárných technológií MOS (Metal Oxid Semiconductor), bipolárnou technológiou (TTL) alebo kombináciou týchto technológií BiCMOS. V podstate sa používajú tri základné unipolárne technológie MOS (PMOS, NMOS, CMOS). Ich označenie priamo vyplýva z typu kanálu (Gate) tranzistora MOS, ktorým je IO tvorený. Prehľad týchto technológií ukazuje tabuľka :

 

Bipolárna technológia :

Bipolárna technológia výroby tranzistorov vznikla ako prvá už v šesťdesiatych rokoch a umožnila výrobu prvých bipolárnych TTL logických obvodov. Už v roku 1965 vznikla prvá štandardná skupina logických TTL obvodov. Od tejto doby je stále technologicky modifikovaná. Hlavnými požiadavkami, do značnej miery protichodnými bolo zvýšenie rýchlosti a zníženie príkonu.  Pre rýchlosť je rozhodujúca veľkosť elektrického náboja na prechode PN bipolarného tranzistora (veľkosť kapacity prechodu) a rýchlosť, s akou sa môže tento náboj meniť. Zvýšenie  rýchlosti je možné dosiahnúť zvýšením rýchlosti zmeny náboja, teda znížením veľkosti odporov v obvodovom riešení logického obvodu. Dôsledkom zníženia veľkosti odporov však je zvädšenie príkonu. Touto úpravou vznikla už v počiatkoch výroby TTL logických obvodov rýchla rada TTL označovaná písmenom “H” (Hi Speed). A opačne, zvýšením odporov v obvodovom riešení vznikla rada z nízkym príkonom označovaná písmenom “L”. (Low Power). Došlo však k drastickému zníženiu rýchlosti. Obe tieto rady boli prekonané a dnes sa už nevyrábajú.

Veľkým pokrokom bolo použitie Schottkyho diód v štruktúre tranzistorov. U tejto technológie výroby je PN prechod medzi polovodičom typu P a polovodičom typu N  u bipolarného tranzistora nahradený prechodom medzi kovom a polovodičom. Táto technológia je charakterizovaná extrémne krátkymi spínacími časmi. Do výroby bola táto technológia zavedená v roku 1970 a obvody sa označujú písmenom „S”. Vznikla aj modifikácia s nízkym príkonom označovaná “LS”. Ďalšie snahy o zvyšovanie rýchlosti TTL logických obvodov sa zamerali na zmeny v technológií výroby a to na zmenšovanie PN prechodu (menšia kapacita prechodu) a znižovanie parazitných kapacít (kolektor – substrát a i.). Tak vznikly rady “AS”  (Advanced Schottky) a “ALS” (Advanced Low Power Schottky) ktoré na trh uviedla firma Texas Instruments. Podobnú stratégiu zvolila i firma Fairchild a v roku 1979 vyvinula technológiu Fairchild Advanced Schottky TTL (FAST). Obvody vyrábané touto technológiou sú označované písmenom “F”. Tieto obvody sú asi o 30% rýchlejšie ako obvody “S” pri 4 až 5 krát nižšom príkone. Obvody “F” majú aj  najlepší pomer rýchlosti k príkonu zo všetkých typov TTL.

Schématická značka bipolárnych tranzistorov PNP a NPN.

 

Prehľad typov TTL logických obvodov vyrábaných bipolárnymi technológiami :

Vďaka logickým obvodom TTL rady 74xx sa presadilo jednotné napájacie napätie 5 V a vstupná a výstupná úroveň logickej nuly a logickej jednotky, ktoré sú vyžadované i u integrovaných obvodov založených na iných princípoch a technológiách.

Invertor realizovaný bipolarnými tranzistormi.

Následne sa stále viac presadzovla TTL logika s napájaním 3.3V. V roku 1996 bol podiel 3V logiky v nových konštrukciách vyšší než logiky s napájaním 5V a tento podiel sa stále zvyšuje. Vedúcou firmou vo vývoji a výrobe 3V logiky je Texas Instruments s 50 % podielom na trhu.

Unipolárna technológia :

U obvodov vyrábaných touto technológiou je základom kremíkový planárny tranzistor riadený poľom. Unipolárne tranzistory majú oproti bipolárnym tranzistorom menší príkon a umožňujú vysokú hustotu integrácie. Táto technológia umožňuje dosahovať stupne integrácie  LSI (Large Scale Integration) a ELSI ( Extra Large Scale Integration ). Majú však nižšiu rýchlosť a malý výstupný prúd. Základné rady unipolárnych logických obvodov sú rada CMOS 4000 a rada CMOS 4500.

Unipolárnych technológií je strašne veľa. Odlišujú sa typom vodivosti kanálu tranzistora, jeho morfológiou, použitými materiálmi a výrobnými postupmi.  No základ unipolárnych technológií tvoria tri základné technológie MOS, podľa typu použitého tranzistora :

  1. PMOS – unipolárny tranzistor s kanálom P
  2. NMOS – unipolárny tranzistor s kanálom N
  3. CMOS – použitý tranzistor s kanálom P aj N

U obvodov PMOS je základným prvkom unipolárny tranzistor s kanálom P. Vďaka malým rýchlostiam spínania, vyšším napájacím napätím a tým aj zlej zlúčiteľnosti s obvodmi TTL  samotná technológia PMOS nie je perspektívna. Tranzistory PMOS i napriek tomu hrajú významnú úlohu v kombinovanej technológii CMOS.

Technológia NMOS je vďaka svojím vlastnostiam dnes základná a východzia i pre ďalšie výrobné postupy.  U obvodov NMOS je základným prvkom tranzistor s kanálom N, ktorý je vďaka pohyblivejším nosičom náboja – elektrónom v princípe asi  trikrát rýchlejší ako tranzistor PMOS. Zvyšovaním integrácie a s tým spojené zmenšovanie rozmerov tranzistorov, tým aj znížovanie parazitných kapacít (menšia plocha) a vzdialeností  však skoro viedlo k dosiahnutiu ešte väčšej rýchlosti týchto obvodov v porovnaní s obvodmi PMOS. Tieto obvody sú aj lepšie zlučiteľné s obvodmi TTL pri spoločnom napájacom napätí 5 V.

Technológia CMOS (Complementary MOS) je technológia, ktorá s úspechom spája výhody tranzistora NMOS ako základného stavebného prvku obvodov CMOS pričom využíva aj tranzistor PMOS.  Tranzistor NMOS ako základný spínač s aktívnou záťažou tvorenou tranzistorom PMOS. Oba tranzistory sú navzájom komplementárne  a predstavujú ovládanú záťaž.

Zapojenie tranzistorov PMOS a CMOS (invertujúci protitaktný zosilňovač).

Takáto štruktúra zapojenia unipolárnych tranzistorov dovoľuje dosiahnúť široké rozmedzie napájacieho napätia od 2 V do 18 V, dobrú šumovú imunitu až 45% napájacieho napätia,  zlučiteľnosť z logickými obvodmi TTL a extrémne nízky príkon.  V porovnaní s bipolárnou technológiou je unipolárna technológia CMOS nezrovnateľne úspornejšia. Zatiaľ čo napríklad bipolárny invertor obsahuje štyri tranzistory, tri odpory a diódu, unipolárny CMOS inverutjúci zosilňovač obsahuje iba dva MOS tranzistory.

Jedinou nevýhodou by mohla byť oproti NMOS technológií  väčšia náročnosť pri výrobe CMOS obvodov (vytvoriť NMOS aj PMOS tranzistor) a tým aj vyššie náklady na výrobu a vyššia cena týchto obvodov. No tento argument stráca váhu pri ďalších spomenutých výhodách tejto technológie.

Technológia BiCMOS používa na jednom čípe bipolárne aj unipolárne tranzistory a spája tak výhody bipolárnej a unipolárnej technológie. Jadro obvodu je tvorené unipolárnou technológiou  a výstupné časti sú tvorené bipolárnou technológiou.

Tabuľka s orientačnými údajmi pre porovnanie rôznych typov logických obvodov :

Zásady pri práci s obvodmi CMOS

Logické obvody vyrábané technológiou MOS sú veľmi citlivé na statickú elektrinu, preto je treba pri práci s nimi dodržovať niekoľko dôležitých zásad :

  1. prepravovať a skladovať tieto obvody v antistatických obaloch, po rozbalení vývody obvodov skratovať napríklad uhlíkom plnenými plastmi,
  2. pri práci s týmito obvodmi zabrániť vzniku elektrostatického náboja,
  • doska pracovného stolu by mala byť vodivá a uzemnená,
  • nepoužívať pri práci syntetické tkaniny (poťahy, odev),
  • zvlhčovať vzduch  na pracovisku,
  1. všetky prístroje, pracovné pomôcky, doska stolu a pracovník musia byť na rovnakom potenciáli, musia byť prepojené,
  2. pri práci a manipulácii s obvodmi sa nedotýkať vývodov obvodu,
  3. nepoužívať pištolové pájkovačky a tepelne nepreťažovať obvody pri pájkovaní a osadzovaní do plošného spoja,
  4. logický signál na vstup obvodu sa môže priviesť až po privedení napájacieho napätia na obvod,
  5. obvody a dosky s osadenými obvodmi sa môžu vyberať z pätíc až po odpojení napájacieho napätia,
  6. nepoužité vstupy obvodu musia byť pripojené podľa funkcie buď na Uss alebo Udd.

 

 

 

 

Karnaughová mapa

Karnaughová mapa  :

Ďalšou metódou minimalizácie logickej funkcie pomocou špeciálnych tabuliek je metóda Karnaughovej mapy.  Je to uniformná technika, pomocou ktorej dostaneme minimálny výraz logickej funkcie.

Systém Karnaughovej mapy je založený na pravidle Booleovej algebry, že dva členy logického výrazu, ktoré obsahujú tie isté premenné a líšia sa iba v jednej premennej sú redukovateľné, t.j. možno ich zjednodušiť tak, že vynecháme premennú v ktorej sa líšia, čiže :

Dva členy, ktoré sa líšia iba v jednej premennej sa nazývajú susediacimi členmi a v Karnaughovej mape sa nachádzajú vedľa seba.

Karnaughová mapa je zvláštnou formou pravdivostnej tabuľky logickej funkcie. Je to tabuľka vytvorená v poli štvorcov, kde každý štvorec reprezentuje jednu danú kombináciu vstupov. Karnaughová mapa sa napĺňa zapisovaním hodnôt funkcie pre každú z kombinácií.

Napríklad pre logickú funkciu

je pravdivostná tabuľka v ktorej sú na ľavej strane zapísané všetky kombinácie troch vstupných logických premenných A, B a C a na pravej strane pre výstupnú premennú Y zapísané jednotky iba pre tie kombinácie, ktoré sa nachádzajú na pravej strane logickej funkcie :

a karnaughová mapa tejto funkcie :

Každé dva susedné štvorce v Karnaughovej mape reprezentujú susedné kombinácie (kombinácie susedných členov), ktoré sa líšia iba v jednej premennej (00 01 11 10). Podobne kombinácia prvého riadku je susednou kombináciou posledného riadku. Tabuľka môže byť chápaná ako povrch guľe. Rohy tabuľky sú si susedné. Podobne ako rohy na hracej kocke.

Minimalizácia logickej funkcie pomocou Karnaughovej mapy  :

Aby sme získali minimálnu funkciu pomocou Karnaughovej mapy musíme použiť a rešpektovať nasledovné pravidlá :

  1. Skupiny susedných štvorcov, ktoré obsahujú jednotky sú označené v Karanughovej mape následovným spôsobom :
  • všetky jednotky zoskupíme do skupín,
  • skupina musí obsahovať 2n štvorcov (1,2,4,8,16…),
  • skupina musí mať tvar štvorca alebo obdĺžníka,
  • vytvárame čo najväčšie skupiny,
  • jeden štvorec môže byť zahrnutý do niekoľkých skupín,
  • krajne stĺpce a krajné riadky sú si susedné.
  1. Počet štvorcov v každej skupine je párne číslo okrem prípadu, keď skupina obsahuje jeden štvorec a premenné sa budú nachádzať vo všetkých štvorcoch s rovnakou hodnotou (buď 0 alebo 1) alebo s hodnotou 1 v jednej polovici a 0 v druhej polovici.
  2. Každá skupina vytvorí zjednodušený člen, ktorého premenné nie sú predmetom zmeny pri kombinácií štvorcov v skupine.
  3. Premenné sú v člene spojené operáciou logického súčinu AND
  4. Medzi členmi reprezentujúcimi skupiny je operácia logického súčtu OR

Príklady Karnaughovej mapy pre logické funkcie :

Príklad 1 :

Karnaughová mapa s označením skupín :

Skupiny boli označené podľa horeuvedených pravidiel 1 a 2. Podľa pravidla, že každá skupina vytvorí zjednodušený člen, ktorého premenné nie sú predmetom zmeny pri kombinácií štvorcov v skupine a premenné sú v člene spojené operáciou logického súčinu môžeme pre prvú skupinu  napísať zjednodušený člen

(premenná A je nad modrou oblasťou iba v stave 1, čiže ostáva ako A, premenná B je nad modrou oblasťou aj v stave 1 aj v stave 0, čiže vypadáva, premenná C je v modrej oblasti iba v stave 1, čiže ostáva ako C)

Podobne pre druhú skupinu napísať zjednodušený člen

(premenná A je nad červenou oblasťou aj v stave 1 aj v stave 0, čiže vypadáva, premenná B je nad červenou oblasťou iba v stave 0, čiže ostáva ako negovaná, premenná C je v červenej oblasti iba v stave 1, čiže ostáva ako C)

Podľa pravidla, že medzi členmi reprezentujúcimi skupiny je operácia logického súčtu je možné tieto dva členy spojiť logickou operáciou OR a pre minimalizovanú funkciu napísať :

Táto logická funkcia je minimalizovaná čo sa týka členov, ale nie je minimalizovaná čo sa týka realizácie pomocou hradiel. Môže byť ďalej zjednodušená pomocou distributívneho zákona do tvaru :

Pre jej realizáciu pomocou hradiel by sme potrebovali jeden negátor, jedno dvojvstupové hradlo OR a jedno dvojvstupové hradlo AND.

 

Príklad 2 :

Karnaughová mapa logickej funkcie :

výsledok minimalizácie :

 

Príklad 3 :

Karnaughová mapa logickej funkcie :

výsledok minimalizácie :

 

Príklad 4 : 

Z príkladov je zrejmé, že čím väčšiu skupinu jednotiek v karnaughovej mape je možné označiť do skupiny, tým viac členov logickej funkcie vypadne.

Minimalizácia logickej funkcie

Minimalizácia logickej funkcie :

Zložité logické funkcie je možné minimalizovať – zjednodušiť niekoľkými metódami.  Jednou z metód je použiť základné pravidlá Booleovej algebry.  Napríklad pre logickú funkciu

je s použitím previdiel Booleovej algebry  možné napísať

pričom podľa pravidiel boolovej algebry platí pre :

potom môžeme napísať :

kde pre potom môžeme napísať

Ako je z uvedeného príkladu vidieť, minimalizáciou logickej funkcie je možné výrazne zjednodušiť  i na pohľad zložitý logický výraz. Minimalizácia logickej funkcie výrazne ušetrí logické hradlá pre jej realizáciu.

Pri získaní riešenia touto metódou nemusí ísť vždy o minimálne riešenie logickej funkcie. Každá logická funkcia si vyžaduje osobitný prístup  a hľadania inej metódy pre jej vyriešenie. Veľa závisí aj od skúseností a schopností riešiteľa.

 

Booleová algebra

Booleová algebra :

Booleova algebra je vetvou matematiky pomenovanou podľa  anglického logika a matematika Georga Boolea, ktorý ako prvý  publikoval práce z tejto oblasti.

Booleova algebra nie je algebra čísel, s ktorou sa stretávame v matematike. Je to algebra logických stavov. Vzhľadom ku klasickej algebre je preto inak definovaná, napríklad v nej vôbec nenájdeme operácie odčítania a delenia (tieto funkcie v algebre stavov neexistujú).

 

Základné funkcie Booleovej algebry sú :

1. logický súčet OR

2. logický súčin AND

3. negácia NOT

 

Medzi základné pravidlá Booleovej algebry patria :

  • A plus 0 je vždy A, ak je A=1 je to 1, ak je A=0 je to 0.
  • A krát 0 je vždy 0.
  • A plus 1 je vždy 1 bez ohľadu, akú logickú hodnotu má A.
  • A krát 1 je vždy A, ak je A=1je to 1, ak A=0 je to 0…

 

V Booleovej algebre pre logický súčet a logický súčin platia tieto zákony :

 

Vlastnosťou  Booleovej algebry je aj dualita. Ľubovolnú logickú funkciu možno vyjadriť vhodným postupom aj v inom – duálnom tvare. O tejto vlastnosti pojednáva  De Morganov zákon, ktorý hovorí že logickú funkciu NAND je možné vyjadriť v inom – duálnom tvare pomocou negácie a funkcie OR a opačne, logickú funkciu NOR je možné vyjadriť v inom – duálnom tvare pomocou negácie a logickej funkcie AND.

Dualita logických hradiel AND a OR.

Shannov teorém zobecňuje De Morganov zákon a hovorí, že každá logická funkcia, ktorá obsahuje logické premenná A, B, C …, medzi ktorými sú operácie logického sčítania OR a logického násobenia AND sa dá napísať v inom – duálnom tvare ako funkcia, ktorá obsahuje pôvodné logické premenné A, B, C … , ale negované a logické operácie OR a AND sa medzi sebou vymenia.

Kanonický tvar tohoto teorému môžeme napísať ako :

Napríklad pre logický výraz  ( A + C ) . ( B + C ) = Y môžeme podľa  Shannovho teorému napísať :

s použitím základných pravidiel Booleovej algebry môžeme ďalej písať :

ak na túto logický rovnicu aplikujeme Shannov teorém a s prihliadnutím na zákon druhej negácie, dostaneme :

 

Základné pravidlá a vlastnosť duality Booleovej algebry sa používajú a majú veľký význam pri navrhovaní a minimalizácií zložitejších logických funkcií a pri ich realizácií pomocou základných logických hradiel a integrovaných logických obvodov.

Ak realizovaná logická funkcia obsahuje prevážne logické operácie NAND, NOT a len jednu logickú operáciu OR a ak ostanú v niekoľkých púzdrach integrovaných obvodov voľné hradlá NAND a NOT, je zbytočné pridať kvôli jednej funkcii OR ďalšie púzdro integrovaného obvodu. Funkcia NOR sa dá zrealizovať   (s prihlidanutím na duálnu vlastnosť Booleovej algebry)  pomocou voľných hradiel NAND a NOT.

Reprezentácia logickej funkcie

Reprezentácia logických funkcií :

Logické funkcie je možné reprezentovať rôznymi spôsobmi :

1. Slovne :

Motor zariadenia (výstup Y) sa môže uviesť do chodu, ak spínač S1 na riadiacom paneli (vstup A) je zopnutý a súčasne dverný spínač zariadenia (vstup B) je zopnutý a súčasne nadprúdová ochrana motora zariadenia (vstup C) je vypnutá.

2. Logickým výrokom :

3. Pravdivostnou tabuľkou :

Pravdivostná tabuľka zobrazuje všetky kombinácie vstupov A, B, C a stav výstupu Y.

 

4. Graficky :

 

5. Karnaughovou mapou :

Karnaughová mapa zobrazuje všetky kombinácie vstupov v inej forme ako pravdivostná tabuľka. Používa sa hlavne pri grafickom spôsobe minimalizácie logickej funkcie.

 

 

 

 

 

Kombinačné logické obvody

Základné logické prvky :

Logické prvky realizujú určitú elementárnu logickú funkciu v Booleovej algebre. Logické prvky predstavujú základné stavebné bloky digitálnych  systémov. Digitálne systémy sú systémy,  ktoré vykonávajú určitú operáciu alebo postupnosť operácií v  závislosti od signálov, privedených na ich vstupy. Existuje  skoro nekonečný počet digitálnych systémov, začínajúc  vypínačom svetla až po zložitý počítač, vykonávajúci  veľký počet operácií.

Prvky, ktorými sa zaoberáme sa nazývajú logickými  prvkami, pretože ich činnosti sa podobajú určitému druhu  „myslenia a rozhodovania“. Na logický prvok pozeráme ako na  „čiernu krabičku“ s určitým počtom vstupov (jeden, dva alebo  viac) a jedným výstupom.

Logický prvok

Logické vstupy a výstupy sa označujú písmenami veľkej abecedy. Pre označenie vstupov sa používajú písmena zo začiatku abecedy  (A, B, C .. ), pre označenie výstupov písmena z konca abecedy ( P, Q, R, S, … , X, Y, Z ) alebo písmená z indexom    ( X1, X2, X3… ).

Existujú i logické prvky s väčším počtom výstupov, ale  tie môžeme považovať za niekoľko samostatných prvkov, ktoré  majú rovnaké vstupy a rôzne výstupy.

        a) logický prvok                                                                  b) logická reprezentácia

Prvok s tromi výstupmi

V každom logickom prvku je signál na výstupe funkciou  signálov na vstupoch. Zaoberáme sa logickými systémami, a  preto vstupy a výstupy môžu nadobúdať jednu z dvoch hodnôt ( 0  alebo 1 ). Digitálny systém nemusí byť iba počítačový systém,  kde sú číslice 1 a 0 reprezentované rôznymi napäťovými  úrovňami. Môže to byť mechanický systém, elektromechanický  systém alebo elektrický systém. Ak sú vstupmi spínače, potom  zopnutý spínač môže byť definovaný ako logická 1 a rozopnutý spínač ako logická 0.

Počítačový systém je postavený z tisícok logických  obvodov. Existuje množstvo rôznych typov logických prvkov.  Ich základom je malá skupina obvodov, známych ako logické  hradlá. Logické hradlo je najzákladnejší logický prvok, z  ktorého sú poskladané ostatné logické prvky, tieto sú  stavebnými blokmi všetkých digitálnych systémov.

Medzi základné logické hradlá patria :

Keď vysvetľujeme funkciu logických hradiel, je zvykom zaviesť jednoduché elektrické obvody, pomocou ktorých objasňujeme činnosť logického hradla. V týchto obvodoch sú  vstupmi spínače a výstupmi žiarovky. Stav „logická 1“ je  definovaný zasvietením žiarovky, stav „logická 0“ je  definovaný zhasnutím žiarovky. V ďalšom (v tejto kapitole) sa  budeme zaoberať dvojvstupovými hradlami, hoci, ako sme už  povedali, používajú sa i viacvstupové hradlá.

 

Hradlo NOT – invertujúce hradlo (invertor)

Hradlo NOT realizuje logickú funkciu negácie, ktorá sa vo výroku logickej funkcie zapisuje symbolicky pomocou vodorovnej čiary nad označením vstupu alebo výstupu.

 Samotná funkcia negácie je graficky reprezentovaná krúžkom na výstupe. Pri ďalších hradlách, ktoré používajú funkciu negácie vstupu alebo výstupu sa funkcia negácie graficky znázorňuje práve týmto symbolom (viz. hradlá NAND, NOR).

        Hradlo NOT                                                     Náhradná schéma hradla NOT

Tlačidlo A je v kľudovom stave zopnuté. Ak nieje stlačené uzatvárajú jeho kontakty elektrický obvod – spoj a žiarovka  svieti. Ak je tlačidlo A stlačené, jeho kontakty sú rozopnuté a žiarovka  zhasne. Takéto tlačidlá, respektíve ich kontakty sa označujú  „v kľude zopnuté“ alebo aj „NC – normally close“. V  ich normálnej, kľudovej polohe sú zopnuté. Pri aktivácii sa ich  kontakty rozopnú.

Iným typom tlačidiel respektíve ich kontakty sú kontakty „v  kľude rozopnuté“ alebo aj „NO – normally open“. Ich kľudový stav je stav „rozopnuté“.  Po aktivácii sa ich kontakty spoja a vytvoria spoj.

Pravdivostná tabuľka hradla  NOT má dva stavy :

Túto situáciu popisuje rovnica :   Y = NOT A  alebo zápis

 

 

Hradlo AND

Hradlo AND                                                 Nádradná schéma hradla AND

Náhradná schéma vysvetľuje činnosť hradla AND. Žiarovka bude svietiť (t. j.  bude v stave logická 1) ak tlačidlo A a súčasne (anglicky AND, alebo &) tlačidlo B budú zopnuté  (budú v stave logická 1).

Na popis vzťahu medzi Y a A & B vstupmi sa používa pravdivostná tabuľka, popisujúca možné stavy. Pravdivostná  tabuľka ukazuje hodnotu výstupu pre všetky možné kombinácie  vstupov. Pretože hradlo má dva vstupy a každý vstup môže mať  jednu z dvoch možných hodnôt, existujú štyri možné kombinácie  vstupov:

Potom tabuľka možných stavov (pravdivostná tabuľka) hradla AND je:

Hradlo AND môžeme popísať rovnicou :  Y = A  AND  B alebo Y = A . B

Už sme uviedli, že hradlá môžu mať viac vstupov ako dva.  Potom výstup Y štvorvstupového AND hradla bude v stave  logická 1 vtedy a iba vtedy, ak všetky štyri vstupy budú  v stave logická 1.

 

2.1.3 Hradlo OR

     Hradlo OR                                                 Náhradná schéma hradla OR

 

Náhradná schéma vysvetľuje činnosť hradla OR Žiarovka bude svietiť, ak tlačidlo A alebo (anglicky OR)  tlačidlo B bude zopnuté. Samozrejme bude svietiť i vtedy, keď  budú obe tlačidlá zopnuté. Preto stav logická 1 sa dosiahne na  výstupe Y vtedy, keď A „OR“ B bude v stave logická 1.

Pravditostná tabuľka hradla OR je :

Hradlo OR sa dá popísať rovnicou : Y = A  OR  B alebo Y = A + B

 

Hradlo NAND

                                                                  Hradlo NAND

Hradlo NAND môže byť realizované pripojením  invertujúceho hradla k výstupu hradla AND.

Pravdivostná tabuľka hradla NAND je :

kde      C = A  AND  B        Y = NOT  C

Hradlo NAND sa dá popísať rovnicou   Y = NOT ( A  AND  B ) alebo

 

 Hradlo NOR

                                                                    Hradlo NOR

Hradlo NOR môže byť tiež realizované pomocou dvoch  hradiel: hradla OR, za ktorým je zapojený invertor. Pravdivostná tabuľka systému je:

kde  C = A OR B          Y = NOT C

Hradlo NOR sa dá popísať rovnicou  Y = NOT ( A  OR  B ) alebo 

 

Hradlo XOR (exclusive OR)

 

  Hradlo XOR                                        Hradlo XOR zostavené z hradiel NAND

Hradlo XOR je zložené hradlo, možno ho zostaviť zo štyroch hradiel NAND.

Jeho činnosť môžeme pochopiť štúdiom pravdivostnej tebuľky,  ktorá je:

Y je rovné logickej 1 iba ak A alebo (OR) B je rovné 1, ale nie  vtedy, ak sú A aj B rovné 1 (ako je to u hradla OR). Toto je  dôvod, prečo sa toto hradlo volá „exclusive OR“ (výlučne  alebo). Symbolom operácie  XOR je znak  

Jeho rovnica je : 

alebo

Na čo sa dá hradlo XOR využiť :

Ak sa pozorne pozrieme na pravdivostnú tabuľku tohoto hradla, zistíme, že hradlo XOR realizuje časť matematickej operácie sčítania dvoch binárnych čísel. Podľa pravidiel binárneho sčítania platí :

0 + 0 = 0             1 + 0 = 1            0 + 1 = 1             1 + 1 = 10

Ak ku hradlu XOR pridáme hradlo AND, ktoré bude realizovať zvyšok sčítania dvoch binárnych číslic (prechod na ďalšie miesto) dostaneme takzvanú polovičnú sčítačku binárnych číslic.

Polovičná binárna sčítačka

Úplnú sčítačku dostaneme pridaním ďalšej polsčítačky , ktorá bude realizovať sčítanie výsledku sčítania dvoch binárných číslic zo zvyškom z predchadzajúceho sčítania a hradlo OR. Pokúsme sa pomocou takejto sčítačky spočítať dve štvorbitové čísla

1001B = 9D a 1011B =11D.

Výsledok by mal byť  10100B = 20D.

Štvorbitová binárna sčítačka

Podobným spôsobom sa dá realizovať aj 8 a viac bitová sčítačka.

Pomocou hradla XOR a hradla NOT je možné zostaviť aj binárny komparátor na porovnávanie dvoch binárnych čísel :

Komparátor bitov

 

Pravdivostná tabuľka tohoto obvodu je :

Dve binárne čísla je potom možné porovnať obvodom :

Štvorbitový komparátor binárných čísel.

Základné pojmy

Logické obvody umožňujú realizovať logickú funkciu dvoch alebo viac vstupných nezávislých premenných, z ktorých každá môže mať úroveň logickej jednotky alebo úroveň logickej nuly. Podľa použitej logickej funkcie logického obvodu môže nadobudnúť závislá výstupná premenná tiež úroveň logickej nuly alebo jednotky.

Základné pojmy :

Logická premenná má priradenú určitú konkrétnu hodnotu napätia (prúdu). Vyjadruje elemantárnu informáciu, ktorej jednotkou je bit (binárny digit).

Logická funkcia priraďuje podľa určitého pravidla súboru nezávislých logických premenných, určité hodnoty súboru závislých logických premenných. Obecne pre n vstupných logických premenných možno vytvoriť  2n vstupných kombinácií a logických funkcií (závislých premenných). Logickú funkciu môžeme popísať algebraickým výrazom, pomocou Boolovej algebry, pravdivostnou tabuľkou, Karnaughovou mapou alebo  n – rozmerným telesom.

Logický člen ( logický prvok, logické hradlo ) realizuje základnú elementárnu logickú funkciu. Vhodným výberom logických členov (AND, OR, NAND, NOR…) s použitím duality logických funkcií môžeme realizovať logické funkcie jediným typom logického člena, čo má praktické výhody.

Logický obvod (LO) je zostavený z logických členov, ktorých vstupné a výstupné veličiny môžu nadobúdať hodnoty logickej nuly alebo logickej jednotky.

Logický signál je druh fyzikálnej veličiny, ktorá nadobúda dve hodnoty (stavy), ktoré majú presne stanovený rozsah.

 

Rozdelenie logických obvodov :

Podľa činnosti  logické obvody delíme do dvoch základných skupín :

1. Kombinačné – výstupná logická premenná je závislá len na okamžitom stave vstupných logických premenných. Existuje jednoznačné vzájomné priradenie hodnôt vstupných premenných a hodnôt výstupných premenných. Tieto obvody neobsahujú pamäťové členy.

2. Sekvenčné – výstupná logická premenná závisí nielen od okamžitého stavu vstupných  premenných, ale aj od predchádzajúcej postupnosti vstupných premenných. Podľa časovej náväznosti môžu byť synchrónne alebo asynchrónne. Každý sekvenčný obvod obsahuje pamäťové členy, ktoré uchovávajú informáciu o predchádzajúcom stave sekvenčného logického obvodu.

U synchrónnych sekvenčných LO zmena stavu obvodu prebieha v okamihu určenom riadiacim (sinchronizačným) signálom, ktorý zaručuje súčasnú zmenu všetkých logických premenných. Mimo času, kedy je riadiaci signál neaktívny, obvod je na zmenu vstupných premenných necitlivý.

U asynchrónnych sekvenčných LO nie je zaistená súčasná zmena logických premenných. Zmena stavu LO môže byť vyvolaná vstupným signálom (nie riadiacim). Rušivý signál môže byť tiež vyhodnotený ako zmena niektorých vstupných premenných, čo spôsobí narušenie správnej činnosti LO.